Scheture

Scheture Projekt ist unser Schaltungserfassung Paket. Das Paket ist oben auf der gleichen Datenbank wie alle anderen Stabie-Soft-Produkte eingebaut. Der Schaltplan-Editor übernimmt iterierten Fällen bus'ed Stifte und Drähte, Parameterübergabe usw.
Die aktuelle Produktionsversion Scheture ist 3.3.1, laden Sie es bitte, wenn Ihr mit einer älteren Version auf die neuesten Updates und Fehlerkorrekturen zu bekommen.
Vielleicht einer der besten Eigenschaften ist scheture Fähigkeit, eine schematische (und Symbole) von Netzlisten-Formaten wie Verilog oder Gewürz zu erzeugen. Nehmen Sie es für eine 30-Tage-Testversion und sehen, ob es das Richtige für Sie. Sehen Sie die Preise für Details auf unserer 30-Tage-Auswertungen

Eigenschaften .

• Benutzer die Kontrolle über alle Objekt Farben und Schriften .
• Die Steuerung der Position, Größe, Schriftart, Farbe des Eigentums Anzeige von Symbolen.
• Eine bestimmte Platzierung eines Symbols kann Eigenschaft Anzeigeposition, Größe, Schriftart oder Farbe überschreiben.
• Implizite Anschluss Symbolpins namentlich möglich für bestimmte Schaltpläne.
• In der schematischen hier, merken die Groß Verbindungen werden mit dieser Art der Verbindung hergestellt. Keine explizite Verbindung zum Groß gezogen, aber alle unverbunden Klumpen werden namentlich in dieser schematischen angeschlossen werden nur.
• Implizite globale Verbindung von Symbolbolzen möglich.
• Symbol Eigenschaften können nur für die Anzeige (IE durch netlister ignoriert) gesetzt werden.
• Symbol-Generator.
• Die Nettorückverfolgung durch die Hierarchie.
• Die Immobilienwerte & quot; Push & quot; nach unten, so in Zusammenhang Anzeige von Eigenschaften zur Verfügung.
• Extractor.
• Hierarchische Verilog aus.
• Hierarchische Würze aus.
• Hierarchische zerschlagen sich. (Für Dolphin SMASH gemischten Modus Simulator).
• Netzliste zur Schaltplangenerator einen schema aus einer Netzliste zu erstellen.
• Stichprobe von NOR3 und Otter. Beide Schaltpläne wurden vollständig automatisch aus Gewürznetzlisten aufgebaut. Hinweis Verilog können auch Auto für Cross Probing oder Visualisierung hdl erzeugt werden.
• Parasitäre Nettoschaltplangenerator, um eine extrahierte R / C-Netzwerk Netzes sichtbar zu machen.
• Schnittstellen mit Mentors RVE Produkt. Cross-Sonde zwischen Layout und Schaltplan.
• Schnittstellen zu Quellwellenform-Viewer gwave öffnen.
• Benutzer angegebenen Port Damit Gewürzteilschaltungen und Verilog-Primitive zur Verfügung.
• Plotten und enthält einen Befehl an alle Schaltpläne in einer Bibliothek zu planen.
• Beispielbibliothek Zeichen versehen.
• Kostenlose Upgrades nach dem Kauf

Was ist neu in dieser Pressemitteilung:

• Generierung von PDF-Dateien für eine schematische, schematische Hierarchie oder gesamten Bibliothek. Wenn schema des Symbols in der gleichen PDF enthalten, werden Symbol Platzierungen der schematischen in der Datei für eine einfache Navigation verbunden. Ein einfaches Beispiel.
• Eine neue Schlüsselpunkt-Modus wurde hinzugefügt, damit Befehle durch eine heiße Tastendruck initiiert können den ersten Punkt eingegeben werden, wenn an der Stelle des Tastendrucks erforderlich sind.
• Referenzbibliotheken können tcl Ausdrücke erlaubt Symbolbibliotheken zu leicht bewegt werden können.
• New ECL Transistor Placer Algorithmus in schema Generation von Netzliste.

Was ist neu in Version 3.3.7:

• Diese Version bietet eine schnelle formlosen Befehl, um Draht zu aktualisieren , Stift und Symbolnamen direkt auf dem Bildschirm.
• Der neue Befehl Symbol Parameterwerte wie W ändern / l zu.
• Nach dem Aufruf den neuen Befehl, klicken Sie einfach auf den Namen oder Parameterwert.
• Ein Cursor auf dem Fenster angezeigt, und Sie können mit der Eingabe beginnen.
• Keys wie Pfeile, und löschen Sie den Cursor auf dem Bildschirm angezeigt.
• Das ist einfacher und schneller zu bedienen als die bestehenden Form-basierte Schnittstelle, um diese Werte zu ändern.